

Soluzione della prova scritta di Fondamenti di Elettronica

16 luglio 2018 parte digitale

- 1) Si tratta di una porta logica np-CMOS (dettata anche NORA). Il primo stadio (blocco ϕn) implementa la funzione $X1 = \overline{AB}$. Il blocco ϕp fa l'OR dei suoi ingressi nerati, quindi $F = AB + C$.
- 2) Il caso peggiore lo si ha quando $C=0$ e quindi il pMOS controllato da $X1$ carica C_L una volta che $X1$ è andato basso (con $A=B=1$). Questa prima operazione vede 3 nMOS in serie, mentre nel 2° stadio abbiamo 2 pMOS in serie. Il ritardo complessivo vale quindi:

$$t_p = \frac{2C_{x1}}{\beta'_{n3} \frac{1}{3} V_{DD}} F(V_T/V_{dd}) + \frac{2C_L}{\beta'_p S_x \frac{1}{2} V_{DD}} F(V_T/V_{dd}) = \frac{2C_{m1} S_x}{\beta'_{n3} \frac{1}{3} V_{DD}} F(V_T/V_{dd}) + \frac{2C_L}{\beta'_p S_x \frac{1}{2} V_{DD}} F(V_T/V_{dd})$$

dove $C_{m1} = (C_{OX} L_{MIN}^2 + 2C_{GSO} L_{MIN}) = 1fF$ e $F=2.2$.

La minimizzazione fornisce

$$S_x = \sqrt{\frac{2C_L \beta'_n / \beta'_p}{3C_{m1}}} = 11.5$$

Segue che $C_{X1} = S_x C_{m1} = 11.5fF$

- 3) Nel caso in cui $F=0$, il tempo di valutazione è nullo, dato che iniziamo la fase di valutazione col nodo F già a massa.

Il caso $C=0$ e $A=B=1$ è quello di caso peggiore visto sopra, in cui:

$$t_{val} = \frac{2C_{m1} S_x}{\beta'_{n3} \frac{1}{3} V_{DD}} F(V_T/V_{dd}) + \frac{2C_L}{\beta'_p S_x \frac{1}{2} V_{DD}} F(V_T/V_{dd}) = 509ps$$

Quando invece A o B (o entrambi) sono a 0 e $C=1$, abbiamo solo il blocco ϕp che lavora e carica C_L con 2 pMOS in serie:

$$t_{val} = \frac{2C_L}{\beta'_p S_x \frac{1}{2} V_{DD}} F(V_T/V_{dd}) = 254ps$$

Il caso $A=B=C=1$ è più subdolo: quando il nodo $X1$ è stato scaricato, C_L viene caricata dalla combinazione di tutti e 3 i pMOS del pull-up del blocco ϕp . Però all'inizio lavora solo quello comandato da $\bar{C}$, che ci mette un tempo pari alla scarica di C_L del caso sopra. E' quindi ragionevole assumere $t_{val} = 254ps$ anche in questo caso

- 4) La pre-carica di C_{X1} tramite un pMOS con $S_p=1$ richiede un tempo

$$t_{pre-carica} = \frac{2C_{X1}}{\beta'_p V_{DD}} F(V_T/V_{dd}) = 170ps$$

Mentre la pre-scarica di C_L tramite un nMOS con $S_n=1$ richiede:

$$t_{pre-scarica} = \frac{2C_L}{\beta'_n V_{DD}} F(V_T/V_{dd}) = 735ps$$

- 5) Spendiamo energia per caricare sia C_L che C_{X1} . C_L viene caricata ogni volta che $F=1$ a seguito della scarica nella fase di pre-scarica. C_{X1} viene caricata nella fase di pre-carica se era stata scaricata nella precedente fase di valutazione (cioè se $A=B=1$) La potenza dissipata vale quindi

$$P_d = C_L V_{DD}^2 f_{ck} P_F + C_{X1} V_{DD}^2 f_{ck} P_A P_B = 52.3\mu W$$

essendo $P_F=5/8$ e $P_A P_B=1/4$.